其中最令人震惊的是自对齐七重曝光（SASP，用一次光刻掩膜进行七次曝光和刻蚀)专利,可以将金属间距降低至 12 纳米，并包含自对准通孔和切口。目前台积电所谓3纳米芯片实际金属间距22纳米，在研2纳米金属间距16纳米.

华为海思的自对齐七重曝光（SASP）WIPO 专利申请号 CN2022/097621。该专利的详细信息刚刚发表在 2024 年SPIE 高级光刻+图案化会议论文集中的题为“基于芯轴/间隔件工程的图案化和金属化结合金属层分割和严格自对准通孔和切割（SAVC）”的论文中披露，他们的惊人努力将很快在 5 月份出版的 SPIE Proc（国际光学工程学会出版的会议论文集）上看到.

华为海思申请的另一个专利类似台积电5到7纳米及更高制程芯片经常使用的使用多张光刻掩膜进行多次光刻曝光和刻蚀工艺，也就是所谓 4 倍 SALELE 工艺(CN 117751427 A: 自对准四重图案化半导体装置的制作方法以及半导体装置).

看了一下WIPO 专利申请号 CN2022/097621全文，关键点：明确说明可用DUV做到金属间距可以达到21纳米以下（台积电的所谓3纳米芯片制程），套刻误差小于5纳米，也就是说不需要EUV用DUV光刻机就可以做出来3纳米制程芯片，最小12纳米金属间距没有看到，也许是论文中会发表