| 原创关于龙芯争论的总结－－回应四脚乱蹦外行老妖道的指责 |
| 送交者: 2009年06月28日18:45:42 于 [世界军事论坛] 发送悄悄话 |
|
|
|
原创关于龙芯争论的总结－－回应四脚乱蹦外行老妖道的指责
机械化神经元 昨天看变形金刚2去了，原本实在是懒的花时间来科普老道这外行，其实自己先摆正心态，在网上好好搜搜都有。无奈他就知道一味的攻击我，看来不写点东西是过不去了。 既然你的贴里提到君正，那我先来说说她。 君正是不错的一个公司，06年回国的时候去看过。公司在北京城铁10号线西二旗站，刘姓创始人是科学院的博士，从前在北美日立半导体公司中国设计中心工作。当时这家公司有很大的问题，其实是一个叫李德雷的人在北京办的一个民营企业，李本人在美国日立工作。他匡来自己老板到中国来投资，但把资投到自己的公司了，所以李的公司的项目资金全从日立来，但企业的所有权却不归日立。所以当时就是顶了块日立的牌子的接日立的外包项目。日立外包出来的都是核心项目。当时有好几个项目，其中之一是SH5DSP，也就是日立的下一代处理器设计。而刘在里面负责编译器的研制，很得李德雷的赏识。后来日立认识到公司的问题，和这个公司切断了联系。公司在京城已算是小有名气，得到很多的支持。倪光南是一个，倪帮助李找来了风投，成立了新公司。新公司刚开始叫中芯sinocore，仍然是原班人马，原先的办公地点。后来改名叫方舟科技，刘是总经理，李是董事长。刘把原先做SH5的人都遣散了，换上自己作编译器的人马作IC设计。刘是个技术狂，他认为软硬件技术都是相通的。这没错。我曾问他想不想要我从国外推荐的人，他婉言谢绝。因为他认为没什么技术是不能学到的，花大钱请国外的人是浪费。他跟我说，处理器的后端设计包括版图，place and route都是他们自己培训人作的。我对他的观点十分认同和赞赏。后来的事情大概大家都知道，李德雷做出来方舟处理器拿了很多国家的钱却改主意了。改去作小灵通，因为李认为CPU在中国赚不到钱。李和倪和刘就此掰了，因为后两者是技术型的，不做核心技术是不能容忍的。刘离开方舟后，拉了几个方舟的技术骨干，找了笔钱做起了君正。06年我到其公司参观，总共也就20来个人。刘是头，很忙，给我演示了一下他们的产品。他们做了个类似PDA的东西，上面已经十分顺畅的跑起LINUX了，印象深刻。他的办公室里堆满了处理器方面的技术书籍。他告诉我他们用的MIPS指令集，当我问起专利时，他笑笑说专利20年，MIPS已经到期了（我想他指的不包括MIPS的后来几条指令的专利）。我又问了一个我一直好奇的问题，IC设计的EDA软件都十分昂贵，你们怎么用的？ 后来，我曾跟我一个在一家媒体做主编的朋友淡起这家还小的公司。这位主编和倪光南也很熟悉，希望能采访刘。我跟刘联系了下，刘表示他愿意和主编建立私人关系，但目前公司还不愿意在媒体上暴光，所以就不采访了。 君正的MIPS CPU的市场目标是嵌入式，这和龙芯不一样。龙芯是国内目前唯一推出台式机正面同微软英特儿较量的。当然不是一个量级的。但精神可嘉。如果因为龙芯购买了MIPS的兼容授权就否定龙芯的意义是不妥当的。如果君正想开拓海外市场，想在自己的芯片上打上MIPS兼容的LABEL，那么很有可能君正也要购买MIPS的结构专利。这点在胡的文章里讲的很清楚了。是不是自己的技术要看买的是什么东西，如果买的是MIPS的软核硬核，那完全就是别人的东西了。但龙芯是自己开发的RTL做的后端设计，也就是说，龙芯自己销售自己研发的软核硬核。 附带说明一下啥叫软核，软核就是经过逻辑验证的RTL代码。数字硬件设计和软件类似，都用编程语言编写出来的，不过硬件多用VERILOG， VHDL。特点是语言本身是并发性的，对软件工程师来说写硬件代码这是一个要转换的思维，因为软件语言多是顺序串行的。刘是作编译器的，他们居然用C来写硬件设计，因为他们自己开发了一个工具把C转换成VERILOG。RTL经过验证后就可以当软核卖了，可用于FPGA验证，如果你的产品就想用FPGA那么也就妥了。但更多的是要流片的。RTL仅是芯片的逻辑描述, 流片是要形成真正可工作的晶体管电路。那就要作后端的设计（逻辑综合，布线布局，等），这是很关键的一步。我目前的东家是美国乃至全球半导体业界数得上的，我们这个部门专门有两个组，一个是前端设计，另一个是专门的后端设计组。经过逻辑综合后的东西就算是硬核了。对于一个CPU设计来说前端后端都很重要。RTL的设计决定大的架构和算法。算法的优化往往更具决定性尤其对CPU这样的高度复杂的东西。而后端的物理设计要面对的问题却是更难以把握的需要更多的经验。比如说时钟树的生成和布局，如果时钟信号到达不同电路的时间是不一样的，就会出错。而为了达到最高的性能，又不能把时钟信号的要求放的过宽。这仅是一个后端设计要考虑的问题例子而已。这也就是为啥，很多人听说国内的CPU设计用FPGA就马上跳出来大加嘲笑的原因。因为FPGA需要的仅是软核，完全没有后端的物理设计。但你别忘了，就算是INTEL做CPU也要经过FPGA验证这一步啊，先验证逻辑是对的然后再做后端的物理设计。饭总要一口一口吃的。再说RTL软核也是可以卖钱的，比如我们公司买ARM的软核，后端全部是自己做的，也不用流片厂提供的标准库。 龙芯是走了RTL设计到物理定制的整个过程的。龙芯1解决的是有没有的问题。同时代的汉芯，北大众志，方舟，不是被证明为骗局，要不就夭折，要不就悄无声息了。后来又出来的君正等等，应该算是后起之秀。龙芯2对于1来说就是一个飞跃，业界先进的CPU设计技术被利用上了。4发射，指令动态调度执行，对于INTEL CPU来说这也是到PIII才应用上的。而龙芯2是龙芯的第2代产品而已。当然，我不是说INTEL不行，只是后来者也有后来者的优势。可以利用最先进的技术。虽然这些技术并非龙芯首创，都是有很多论文和被实践证明是可行的技术，但龙芯之前我们没有，龙芯把它给实现了。我们应该看到龙芯从技术上追赶的是很快的。我的意思是说虽然不是首创，但赶上了，这就是成就。再说后端的物理设计，龙芯2实现了手工布局，手工标准单元库的优化，为了降低延迟，龙芯2在关键路径（延迟最长的电路路径）实现了手工优化，并利用了clock skew技术实现clock borrow（把下一级流水的时钟延迟借用到上一级来节省时间）。参考[计算机研究于发展，ISSN 1000-1239/CN 11-1777/TP 龙芯2号处理器设计和性能分析] 龙芯2号完成了综合，布线布局，单元库优化和芯片版图设计，从RTL逻辑验证成功到流片成功并达到性能要求是很大的一步。为了给大家一个感性的认识，一个芯片完成物理设计后是什么样子，这有一张芯片版图，是我小组VLSI课上因最低功耗而获得全班第一课程设计。这是一个具有8位加法和移位功能，工作在90MHz的算术运算单元。
版图就是一个芯片在硅片上真正的样子，获得版图后就可以拿到流片厂去流片了。当然不是说流完片就万事大吉了，片子回来后要用芯片中设计时内建的扫描链进行大规模的测试，有时候发现问题还要定位出问题的门电路，然后把片子切开用扫描隧道显微镜观察究竟是设计问题还是流片厂的工艺问题。我们公司有专门一组人干这个的。在芯片设计中这叫DFT（DESIGN FOR TESTING）。而DFT的专利是购买另一家美国公司的。所以说在芯片行业购买他人专利用于自己的产品是在是太常见了，不是说一买他人的专利自己的产品就不是自主开发了。只有爱起哄的外行才这么去理解。 上面说了龙芯的设计，再略讲一下指令集的事情。一个CPU的指令集不过是CPU的对外接口，兼容别人的指令集不过是为了获得更大的用户群，但处理器本身还要自己设计制造才行（除非你也买了别人的软硬核）。打个比喻，你写一本剧本，你是用汉语还是英语，并不影响剧本情节本身，你要演出这部剧还是要写剧本请演员，导演花时间排练出来，然后只不过你是面对英语观众还是汉语观众来表演而已。CPU的指令集是一个道理。同样的一套指令集，你技术不好实现出来的运行特慢还错误百出功耗特大，但其他人实现的就更优化，更省电，更快。这就是技术！包括INTEL从PII／III开始其CPU内核也变成一个RISC核心了。外部的X86指令是首先被转换成内部的一条或多条RISC指令然后才被译码，调度执行的。AMD从K6开始也是如此。曾名震一时的美国全美达公司走的是另一条路子，他把X86指令用CPU内部的微程序进行翻译后执行（我没看出来这和386有啥思想上的区别）。关于指令集已经解释的很清楚了，如果再不理解并拿出来说事只能是胡搅蛮缠要不就是智商太低。
［http://www.spec.org/cgi-bin/osgresults］
CPU的省电与否，如果你仅是家庭用户来上网炒股票是体会不出来的。像我这样24小时开机的就会有点不一样了。这AMD CPU风扇吹起来就会积累不少尘土，长时间的积累会导致主板的电气特性改变，短路等等。我的华硕主板基本上2年得洗一回，否则LINUX频繁死机，检查内存发现大量数据读写错。擦一边就好用个2年。如果是公司用户，大量的服务器罗起来，那噪音没法呆。我从前的东家有几台大型的集成电路仿真设备，半人多高的一个个长方体，在实验室里两台运行起来，我进去以为到了纺织厂。必须带耳罩，跟别人说话得喊。全是机器的风扇噪音，吹出来的热风扑面而来，时间长了一定得病。后来搬家了，到另一实验室，公司专门打了个隔音墙有一尺厚，里面塞满了隔音材料。墙对面放了三台机器，在墙上挖个洞把电缆拉出来。这样环境好多了，当然成本自然会上去的。如果拿龙芯做服务器集群，对公司用户来说从各方面来讲都能节省不少银子。
|
|
|
|
|
 |
| 实用资讯 | |