2026年5月25日，上海，IEEE国际电路与系统研讨会（ISCAS 2026）的现场。

华为公司董事、半导体业务部总裁何廷波在屏幕上出现，视频演讲只开口说了没多久，整个会场的气氛就变了。她宣布，华为正式提出"韬（τ）定律"，并预计到2031年，基于这条新路线开发的高端芯片晶体管密度将等效于传统1.4纳米制程水平。

这句话的潜台词，是在说：华为要绕开光刻机封锁，用另一套逻辑重写芯片的进化规则。

外界随即分成两派：有人认为这是在美国制裁高压下被迫走出的一步险棋，充满不确定性；也有人认为，这可能是后摩尔时代半导体产业格局转变的真实信号。

而就在何廷波发言后不到两周，一位重量级的美国学者给出了他的判断。

美国芯片权威学者的背书

6月1日，加州大学圣地亚哥分校计算机科学与工程、电气与计算机工程双聘杰出教授Andrew B. Kahng，接受了《每日经济新闻》记者的独家专访，就华为"韬定律"的技术价值与可行性作出了系统性评析。

Kahng是国际计算机学会（ACM）和国际电气与电子工程师协会（IEEE）的双料会士，在超大规模集成电路设计自动化和半导体技术路线图规划领域有着数十年的深厚积累，2019年曾获"韩国诺贝尔奖"之称的湖岩工程奖，是这一领域国际公认的顶级权威。

他的评价直截了当："距离2031年只有5年时间，因此可以推测，华为至少已经掌握了一条能够支撑这一说法的验证路径，相关核心研究已经发展到相当成熟的阶段。"

更关键的一句话来自他对差距本身的重新定义。他指出，从先进制程前沿的5纳米到3纳米、再到2纳米和1.4纳米，功耗、性能和面积的改善幅度其实已经在持续放缓。这意味着，"韬定律"需要弥合的差距，可能远小于外界直觉上的想象。

在他看来，"韬定律"不是单一的技术指标声明，而更像是一种"元定律"，它的核心目标是系统产品价值的持续提升，而非单纯追求晶体管物理尺寸的收缩。这个逻辑，其实早在四分之一个世纪前就已经被写入半导体产业路线图的"超越摩尔"（More Than Moore）框架中。

"韬定律"到底是什么

要理解华为这张牌，先得明白摩尔定律为什么正在失效。

过去六十年，全球半导体产业以大约每18至24个月晶体管数量翻番的节奏向前推进，这就是戈登·摩尔在1965年提出的那条曲线。但当制程推进到纳米级别的物理极限，每一次缩小都需要极紫外光刻（EUV）设备的支撑，而这套设备的生产商荷兰阿斯麦（ASML），对华为彻底断供。

何廷波的"韬定律"选择了一条截然不同的路。"韬"字对应的是希腊字母τ，在电路工程中代表信号传输的延迟时间。这套逻辑的核心是：与其不断缩小晶体管的物理尺寸，不如把优化重点转向信号在整个芯片系统中传输的速度与效率，以"延迟时间τ"替代物理几何尺寸，作为芯片性能进步的衡量基准。

配套这套定律推出的，还有华为自研的"LogicFolding"三维立体堆叠架构技术。通俗地说，就是把原本在平面上铺开的电路，向空间里垂直折叠堆叠，用密度换性能，绕开对光刻精度的极端依赖。

据何廷波在演讲中披露，华为过去六年间已经基于τ缩放逻辑设计并量产了381款芯片，这不是白纸上的设想，而是有着真实工程验证积累的路线图。

Kahng对这一路径的前景评估相对乐观，但也划出了边界。他明确指出，所谓"等效于1.4纳米"并不是在版图密度、最高频率、制造良率和封装成本等所有指标上都与传统1.4纳米制程持平，更可能是围绕更低功耗、更高存储带宽、单位封装面积的等效晶体管数量等特定场景设定的基准测试标准。

"如果相关标准能够被提前、清晰地提出，并在之后接受验证，那么这一说法将更有说服力，"他说。

这句话既是背书，也是提醒。华为走出的这步棋，究竟能兑现多少，2031年会给出答案。但有一点已经确定：在美国制裁的高墙之外，这条绕道而行的非传统路径，正在获得越来越多严肃的技术评估，而不只是被当作一份公关声明打发掉。